El grupo de acción común de la prueba del ( JTAG ) es el nombre generalmente usado para el dado derecho estándar de IEEE 1149.1 puerto de acceso estándar de la prueba y Límite-Explora la arquitectura para los puertos de acceso de la prueba usados para las tarjetas de circuitos impresos de la prueba usar la exploración del límite.
JTAG era un grupo industrial formado en 1985 para desarrollar un método para probar tarjetas de circuitos pobladas después de la fabricación. Cuando, los tableros y el de múltiples capas ICs del no-llevar-marco llegaban a ser estándar y hacían conexiones entre los ICs no disponibles a las puntas de prueba. La mayoría de averías de la fabricación y del campo en tarjetas de circuitos era debido a los empalmes de la soldadura en los tableros, las imperfecciones en conexiones del tablero, o los enlaces y los alambres del enlace de los cojines del IC fijar marcos del plomo. JTAG fue significado para proporcionar una opinión de los pernos-hacia fuera a partir de un cojín del IC a otro así que todas estas averías podrían ser descubiertas. El estándar industrial finalmente se convirtió en un estándar de IEEE en el 1990 como estándar 1149.1-1990 de IEEE después de muchos años de uso inicial. Ese Intel del mismo año lanzó el primer procesador con JTAG: los 80486 que llevaron a una adopción más rápida de la industria por todos los fabricantes. En el 1994, un suplemento que contiene una descripción del idioma descriptivo de la exploración del límite (BSDL) fue agregado. Desde entonces, este estándar ha sido adoptado por las compañías de la electrónica por todo el mundo. Límite-explorar es hoy en día sobre todo sinónimo con JTAG.
Mientras que está diseñado para las tarjetas de circuitos impresos, JTAG se utiliza hoy en día sobre todo para tener acceso secundario-bloquea de los circuitos integrados y es también útil como mecanismo para los sistemas encajados del depuración que proporcionan un " conveniente; door" trasero; en el sistema. Cuando está utilizado como herramienta de puesta a punto, un emulador In-circuit - que alternadamente utiliza JTAG como el mecanismo de transporte - permite a un programador tener acceso a un de la en-viruta elimina errores del módulo de que es integrado en la CPU, vía el interfaz de JTAG. El módulo de la eliminación de errores permite al programador eliminar errores del software de un sistema encajado .
En la mayoría de los ICs hoy, todos los registros internos están en una de muchas cadenas de la exploración. Esto permite que a todo el la lógica combinacional sea probada totalmente incluso mientras que un IC está en la tarjeta de circuito y posiblemente mientras que en un sistema de funcionamiento. Cuando está combinada con la autoprueba incorporada ( BIST ), la cadena de la exploración de JTAG permite una solución de arriba, totalmente encajada baja a probar un IC para ciertas averías estáticas (los cortocircuitos, se abren, y los errores de lógica). El mecanismo de la cadena de la exploración no ayuda generalmente a diagnosticar o a probar para la sincronización, la temperatura u otros errores operacionales dinámicos que pueden ocurrir.
Características eléctricas
Un interfaz de JTAG es un interfaz especial de cuatro/cinco-perno agregado a una viruta, diseñada de modo que las virutas múltiples en un tablero puedan tener su JTAG alineen Daisy-chained junto, y una necesidad de la punta de prueba de la prueba conecte solamente con un solo " Port" de JTAG; para tener acceso a todas las virutas en una tarjeta de circuitos . Los pernos de conectador son
Puesto que solamente una línea de datos está disponible, el protocolo es necesario el serial como el SPI . La entrada de reloj está en el perno de TCK. La configuración es realizada manipulando un pedacito de la máquina de estado uno a la vez a través de un perno de TMS. Un pedacito de datos se transfiere adentro y hacia fuera por impulso de reloj de TCK en los pernos de TDI y de TDO, respectivamente. Diversos modos de la instrucción se pueden cargar para leer la identificación de la viruta, para muestrear los pernos de la entrada, para conducir (o el flotador) los pernos hechos salir, para manipular funciones de la viruta, o puente (pipa TDI a TDO para acortar lógicamente las cadenas de virutas múltiples). La frecuencia de funcionamiento de TCK varía dependiendo de la viruta, pero es típicamente 10-100 megaciclos (100-10 ns por pedacito).
Al realizar la exploración del límite en los circuitos integrados, las señales manipuladas están entre diversos bloques funcionales de la viruta, algo que entre diversas virutas.
El perno de TRST es un reajuste activo-bajo opcional a la lógica de la prueba - generalmente asincrónica, pero a veces síncrona, dependiendo de la viruta. Si el perno no está disponible, la lógica de la prueba puede ser reajustada registrando en una instrucción del reajuste síncrono.
Los datos presentados a TDI deben ser válidos por una cierta hora viruta-específica de la disposición del antes y tiempo del asimiento del después del borde de levantamiento de TCK. Los datos de TDO son válidos por una cierta hora viruta-específica después del borde que cae de TCK. con el cronograma de JTAG de la viruta DS4550 (http://pdfserv.
Aunque pocos productos de consumo proporcionan un conectador portuario explícito de JTAG, las conexiones están muy a menudo disponibles en la tarjeta de circuitos impresos como remanente de la creación de un prototipo del desarrollo. Cuando están explotadas, estas conexiones proporcionan a menudo los medios excelentes para la ingeniería reversa .
Probar los pernos
Los dispositivos comunican al mundo vía un sistema de pernos de entrada y de la salida. Solo, estos pernos proporcionan visibilidad limitada en los funcionamientos del dispositivo. Sin embargo, los dispositivos que apoyan la exploración del límite contienen cambiar de puesto-colocan la célula para cada perno de señal del dispositivo. Estos registros están conectados en una trayectoria dedicada alrededor del límite del dispositivo (por lo tanto el nombre). La trayectoria crea una capacidad de acceso virtual que evite las entradas normales y proporcione el control directo del dispositivo y la visibilidad detallada en sus salidas.
Durante la prueba, las señales de la entrada-salida entran en y dejan la viruta con límite-exploran las células. Límite-explorar las células puede ser configurado para apoyar la prueba externa para la interconexión entre las virutas o la prueba interna para la lógica dentro de la viruta.
Para proporcionar la capacidad de la exploración del límite, los vendedores del IC agregan lógica adicional a cada uno de sus dispositivos, incluyendo los registros de la exploración para cada uno de los pernos de señal, una trayectoria dedicada de la exploración que conecta estos registros, cuatro o cinco pernos adicionales, y trazado de circuito del control. Los gastos indirectos para esta lógica adicional están mínimos y generalmente bien digno de el precio tener prueba eficiente en el nivel de tablero.
Extensiones comunes
Extensiones del fabricante: Infineon, MIPS de EJTAG, POLI de Freescale, BRAZO ETM (rastro encajado Macrocell), una vez etc.
Aplicaciones extensas
A proporción grande de los sistemas encajados de gama alta tiene un puerto de JTAG.
El estándar del conectador del autobús del PCI contiene señales opcionales de JTAG en los pernos 1-5; PCI-Expresar contiene señales de JTAG en los pernos 5-9. Una tarjeta especial de JTAG se puede utilizar al reflash un corrupto BIOS .
Casi todo el FPGAs y el CPLDs usado hoy se pueden programar vía el puerto de JTAG.
Software del cliente
El interfaz de JTAG está alcanzado usar alguno uso JTAG-permitido.
Software libre
El UCLinux para el proyecto de Blackfin tiene un JTAG-backend para la depuración del GNU y una versión de las herramientas de JTAG específicamente para Blackfin basado en el trabajo del openwince.
Ver también
Prueba de la exploración del límiteIdioma descriptivo de la exploración del límite
.
| Random links: | El Windsurfing | Newark-Trenton ayuna línea | Mario Pilati | Es tiempo (el álbum de Michael Bublé) | Amos Wako |