El ILLIAC IV era uno de los superordenadores más infames nunca, destinado para ser el último en una serie de las máquinas de la investigación de la Universidad de Illinois . Afinar al diseño de ILLIAC IV era el paralelismo bastante alto con hasta 256 procesadores, usados para permitir que la máquina trabaje en conjuntos de datos grandes en qué sería conocida más adelante como vector que procesa . La máquina estaba finalmente lista para la operación en 1976, después de una década de desarrollo que era masivo atrasado ahora, masivo sobre presupuesto, y superado por las máquinas comerciales existentes como el Cray-1 .

Fondo

Por principios de los 60 los diseños de la computadora se acercaban al punto de las vueltas de disminución . Cuando, el diseño de la computadora se centró en el adición de tantas instrucciones tan posibles a la CPU de las máquinas, un concepto conocido como " orthogonality", que hizo programas un funcionando más pequeño y más eficiente de la memoria. También hizo el complejo de las computadoras ellos mismos fantástico, y en una era cuando muchas CPU mano-fueron atadas con alambre de los transistores individuales, el coste de ortogonalidad adicional era a menudo muy alto. El adición de instrucciones podría potencialmente lento la máquina abajo, pues la velocidad máxima fue definida por la sincronización de la señal en el hardware, que era alternadamente una función del tamaño total de la máquina. Las técnicas de diseño avanzadas de hardware de los transistores individuales usados tiempo para aumentar los circuitos de lógica, así que cualquier aumento en el proceso de la lógica significaron una máquina más grande. Las velocidades de la CPU aparecían alcanzar una meseta.

Varias soluciones a estos problemas fueron exploradas en los años 60. Uno, entonces conocido como traslapo del pero conocido hoy como tubería de la instrucción, permite que una sola CPU trabaje en las pequeñas partes de varias instrucciones a la vez. La CPU traería normalmente una instrucción de la memoria, " decode", funciona la instrucción y después escribe los resultados de nuevo a memoria. Mientras que la máquina está funcionando en cualquier una etapa, decir descifrando, las otras porciones de la CPU no se están utilizando. La can¢ería permite que la CPU comience la carga y descifre etapas (por ejemplo) en el " next" instrucción mientras que todavía trabaja en la pasada y escríbelo hacia fuera. La can¢ería era una característica importante diseño innovador de s de Cray Seymour de el ', la CDC 6600, que superó casi el resto de las máquinas por cerca de diez veces en que fue introducida.

Otra solución al problema era la computación paralela ; construcción de una computadora fuera de un número de CPU de fines generales. El " computer" en conjunto tendría que poder mantener todas las CPU ocupadas, pidiendo cada uno para trabajar en una pequeña parte del problema y después recogiendo encima de los resultados en el extremo en un solo " answer". No todas las tareas se pueden manejar de este modo, y la extracción de funcionamiento de procesadores múltiples sigue siendo un problema incluso hoy, con todo el concepto tiene la ventaja del no tener ningún límite teórico para apresurar el – si usted necesita más funcionamiento, agregar simplemente más CPU. Las CPU de fines generales eran muy costosas, sin embargo, tan cualquier " Del " paralelo masivo ; el diseño sería demasiado costoso valerlo, o tiene que utilizar un diseño mucho más simple de la CPU.

Solomon

El Westinghouse exploró la 3ultima solución en un proyecto conocido como Solomon . Puesto que las computadoras de ejecución más altas eran utilizadas sobre todo para la matemáticas que procesaba en ciencia y la ingeniería, decidían a centrarse su diseño de la CPU en matemáticas solamente. Diseñaron un sistema en el cual la corriente de la instrucción fue traída y descifrada por una sola CPU, el " controlar el unit" o CU. El CU fue atado a un arsenal de procesadores construidos para manejar matemáticas de la coma flotante solamente, el " proceso del element" s, o PEs. Puesto que mucha de la complejidad de una CPU es debido a la recogida de instrucción y proceso el descifrar, el PEs de Solomon terminado encima de ser mucho más simple que el CU, así que muchos de ellos podrían ser construidos sin la conducción encima del precio. Los diseños modernos del microprocesador son absolutamente similares a esta disposición de modo general, con un solo decodificador de la instrucción alimentando un número de subunidades dedicadas a procesar ciertos tipos de datos. Donde Solomon diferenció de diseños modernos estaba en el número de subunidades; una CPU moderna pudo tener tres o cuatro unidades del número entero y un número similar de la coma flotante, en Solomon allí eran 256 el PE, todo dedicado a la coma flotante.

Solomon leería instrucciones de la memoria, las descifra, y después las da apagado al PE para procesar. El cada PE tenía su propia memoria para los operandos y los resultados de la tenencia, el módulo de la memoria del PE, o PEM. El CU podría tener acceso a la memoria entera vía un autobús dedicado de la memoria, mientras que el PE podría tener acceso solamente a su propio PEM. Aunque haya problemas, sabidos pues el embarazosamente paralelo, que se puede manejar por las unidades enteramente independientes, estos problemas es generalmente raro. Para permitir que los resultados a partir del un PE sean utilizados como entradas en otro, una red separada conectó el cada PE con sus ocho vecinos más cercanos. Los arreglos similares eran comunes en las máquinas masivo paralelas en los años 80.

Desemejante de diseños modernos, el PEs de Solomon podría funcionar solamente una sola instrucción a la vez, y el cada PE tuvo que funcionar la misma instrucción. Eso significa que el sistema era solamente útil al trabajar en los conjuntos de datos que tenían " wide" órdenes que se podrían separar hacia fuera sobre el PEs. Estas clases de problemas no son infrecuentes en el proceso científico, y son hoy muy común al trabajar con datos de las multimedias . El concepto de aplicar una sola instrucción a una gran cantidad de datos inmediatamente ahora es campo común a la mayoría de los diseños del microprocesador, donde se refiere como SIMD, para la sola instrucción, los datos múltiples. En Solomon, el CU cargaría normalmente para arriba el PEMs con datos, dispersa las instrucciones a través del PEMs, y después comienza a alimentar las instrucciones al PE, una en cada ciclo de reloj.

Bajo contrato brazo de la investigación RADC de s de la fuerza aérea los E. del ', habían construido una máquina del prototipo del tablero para cortar el pan en 1964, pero el contrato de RADC terminado y Westinghouse decidido para no seguirlo para arriba en sus los propios.

ILLIAC IV

Cuando Solomon terminó a investigador principal, Daniel Slotnick, manejado para ganar el interés Burroughs, que en aquel momento no podían servir el mercado científico de gama alta. Sin embargo, el desarrollo de tal máquina para las bases de clientes desconocidas era aventurado, y Slotnick dispuesto para la Universidad de Illinois para ser cliente de la inicial y socio del desarrollo. Pues el funcionamiento de la máquina era mucho más que la universidad podría hacer buen uso de, se esperaba que el tiempo en la máquina sea alquilado a los usuarios comerciales. En 1964 la universidad firmada un contrato con el DARPA para financiar el esfuerzo, que se conocía como ILLIAC IV, siguiendo en línea de un número de máquinas anteriores de la investigación se convirtió allí. El desarrollo comenzado en 1965, y un diseño de primer paso fueron terminados en 1966.

La máquina fue tratada en gran medida como diseño experimental, él incluyó tan las características más avanzadas entonces disponibles. Los circuitos de lógica fueron basados en los circuitos integrados (ICs) del ECL, mientras que muchas máquinas de la era todavía confiaron en los transistores individuales o ICs de poca velocidad. El Texas Instruments fue contratado para los ICs basados ECL. El cada PE fue dado 2048 palabras de la memoria de película fina 240ns (substituido más adelante por memoria del semiconductor ) para almacenar resultados. Burroughs también suministró las impulsiones duras especializadas que ofrecieron una cabeza inmóvil separada para cada pista y podrían ofrecer aceleran 500 al Mbit /s y MB almacenado de cerca de 80 por " de 36 ; disco de . También proporcionaron una unidad central de Burroughs B6500 para actuar como regulador anticipado. Fue conectado con el B6500 un medio óptico de la grabación del laser, un sistema write-once que almacenó hasta 1  Tbit en un disco plástico cubierto con un de película metálica fino.

El ILLIAC era un diseño 64-bit, en una era pre- ASCII en que 48 - las máquinas del pedacito eran mas comunes y ningún largo de una palabra se podría considerar " standard". La CPU tenía sesenta y cuatro registros 64-bit y otros cuatro acumuladores 64-bit. El PEs tenía solamente seis registros 64-bit, cada uno con un propósito especial. Uno de éstos, RGR, fue utilizado para comunicar datos al PEs vecino, moviendo un " hop" por ciclo de reloj. Otros, RGD, indicaron independientemente de si el ese PE estaba actual - el active. El PEs tenía formatos de instrucción para 64, 32 y los datos de 8 bits, y se podría colocar en un modo de 32 bits que hizo que aparece que había el PEs 128.

La meta del diseño pidió una computadora con la capacidad de procesar 1 mil millones operaciones de la coma flotante por segundo, o en terminología de hoy, 1  GFLOPS . Para hacer esto el diseño básico requeriría el PEs 256 que funciona en un 13  Reloj del megaciclo, conducido por cuatro CPU. Se prepusieron original contener el PEs 256 en una sola unidad central grande, pero el proyecto funcionó rápidamente tarde. En lugar, una modificación fue hecha para dividir el ALUs en los cuadrantes del de 64 con un solo CU cada uno, contenidos en gabinetes separados. Se ponía eventual de manifiesto que solamente un cuadrante estaría disponible en cualquier calendario realista, reduciendo funcionamiento a partir de 1 GFLOPS cerca de 200 al MFLOPS .

El trabajo en la universidad era sobre todo maneras dirigidas de llenar eficientemente el PEs de datos. A menos que el " problem" siendo alimentado en la computadora podría ser hecho parelelismo en la manera de SIMD, el ILLIAC estaría no más rápidamente que cualquier otra computadora, y mucho más lento que diseña de las compañías como los datos de control, que ofrecieron tarifas de reloj mucho más altas. Para hacer esto tan fácil como sea posible, varios nuevos lenguajes de programación fueron creados; IVTRAN y TRANQUILOS eran versiones hechas parelelismo de FORTRAN, y Glypnir era una conversión similar de ALGOL . Estas idiomas proporcionaron generalmente la ayuda para los órdenes del cargamento de " de los datos; across" el PEs que se ejecutarán paralelamente, y algún incluso apoyado el desenrollar de lazos en operaciones del arsenal.

Movimientos de ILLIAC

Cuando la computadora era construida en el finales de los sesenta, fue resuelta con hostilidad por los manifestantes que eran sospechosos del lazo de la universidad con el Departamento de Defensa, y sentida que la universidad había vendido hacia fuera a una conspiración. Las protestas alcanzaron un punto de ebullición el 9 de mayo de 1970, en un día de " Illiaction". Tres meses después del bombardeo del 24 de agosto en una universidad del edificio de las matemáticas de Wisconsin, la Universidad de Illinois decidida para retirarse del proyecto, y para tenerlo movido a una localización más segura. El trabajo fue cogido por NASA, después todavía efectivo-limpia con un chorro de agua en los años post- de Apolo e interesado en casi cualquier " " de alta tecnología;. Formaron una nueva división computacional avanzada, e hicieron la máquina mover al campo de Moffett, California, hogar del centro de investigación de Ames .

Movimiento el desarrollo retardado la máquina, y no fue terminado hasta 1972. Los $8 millones originales estimaban para entonces del primer diseño en 1966 se habían levantado a $31 millones, mientras que el funcionamiento había caído incluso más futuro, de 1  GFLOPS a 250  MFLOPS quizás a 100  MFLOPS con los picos de 150. La NASA también decidía substituir los B6500 por un PDP-10, que estaban en de uso común en AMES, pero éste requirió el desarrollo de nuevos recopiladores y software de ayuda. Cuando el ILLIAC finalmente fue girado en 1972 fue encontrado para ser apenas operable, fall continuamente. Esfuerzos para corregir la confiabilidad permitieron que funcionara con su primer programa completo en 1974, y entran la operación completa en 1975. Incluso " operation" completo; era algo limitado; la máquina fue funcionada solamente los lunes a viernes y tenía hasta 40 horas de mantenimiento previsto a la semana. El primer uso completo fue funcionado en la máquina en 1976, el mismo año que el Cray-1 fue lanzado con áspero el mismo funcionamiento.

Sin embargo el ILLIAC fue utilizado cada vez más durante los próximos años, y Ames agregó su propia versión del FORTRAN, CFD. En los problemas que podrían ser hechos parelelismo la máquina seguía siendo la más rápida del mundo, ouperforming la CDC 7600 por dos a seis veces, y se acredita generalmente como la máquina más rápida del mundo hasta 1981. Para la NASA la máquina era " perfect", pues su funcionamiento fue templado para los programas que funcionaban la misma operación en porciones de datos, que es exactamente sobre cuál está la dinámica flúida de cómputo todo. La máquina fue desarmada eventual en 1982, y la división computacional avanzada de la NASA terminada con ella.

Burroughs podía utilizar el diseño básico para solamente un sistema comercial, el elemento del paralelo que procesaba el conjunto, o PEPE. PEPE fue diseñado para permitir el seguimiento high-accuracy de 288 cabezas entrantes ICBM, cada uno asignado a un PE modificado. Burroughs construyó solamente un sistema de PEPE, aunque un diseño de la continuación fuera construido por los laboratorios de Bell.

Consecuencias

Aunque el esfuerzo de ILLIAC terminara en resultados nada inspiradores, las tentativas de entender las razones de la falta de la arquitectura de ILLIAC IV empujaron adelante la investigación paralelamente que computaba. Durante los años 80. el número de compañías utilizó el mismo acercamiento para construir las máquinas aún más paralelas, con los recopiladores que podrían hacer un mejor uso del paralelismo. El de pensamiento cm-1 de las máquinas y los CM2S de son ejemplos excelentes del " classic" Concepto de ILLIAC IV, aunque también incluyeran una interconexión lejos mejor entre el su PE para evitar los embotellamientos de los datos que redujeron el conveniente determinado del problema para el uso en el ILLIAC.

La mayoría de los superordenadores de la era llevaron otro acercamiento un rendimiento más alto, usar un solo procesador muy de alta velocidad del vector. Similar al ILLIAC en concepto por lo menos, estos diseños del procesador cargaron para arriba muchos datos en un solo procesador de encargo en vez una gran cantidad bajo-accionados. El ejemplo clásico de este diseño es el Cray-1, que tenía funcionamiento similar al ILLIAC, pero podía proporcionar este alto rendimiento en una variedad mucho más amplia de problemas, no apenas ésos que alto paralelo. Había más que un poco " backlash" contra el diseño de ILLIAC consecuentemente, y el mercado del superordenador miraba por algún tiempo en diseños masivo paralelos con desdén, incluso cuando eran acertados. Como el Seymour Cray quipped famoso, " ¿Si usted arara un campo, que usted algo utilizaron? ¿Dos bueyes fuertes o 1024 pollos? "

Pero el tiempo ha demostrado el acercamiento de ILLIAC ser el mejor para la computación casi todo científica. Hoy, los superordenadores se componen casi universal de una gran cantidad de computadoras de la materia, exacto el concepto que el ILLIAC inició. El progreso en tecnología del recopilador explica mucho de esto, aunque el rapid, y quizás la mejora inesperada, continua en diseño del microprocesador hicieran diseños de encargo del vector más lentos en la mayoría de las cargas de trabajo.

Ver también

.