El OpenRISC es un diseño de la CPU del RISC del hardware de la fuente abierta al lado de OpenCores lanzado bajo GNU poca licencia el público en general. El diseño se ejecuta en el idioma descriptivo de hardware de Verilog y se ha fabricado con éxito como ASIC así como el recibimiento en ambientes FPGA .

El toolchain del GNU se ha virado hacia el lado de babor a OpenRISC para apoyar el desarrollo en varias idiomas y el linux y el UClinux se han virado hacia el lado de babor al procesador.

Ver también

.