arquitectura del ower

El POWER5 es un microprocesador desarrollado por IBM . Es una variante mejorada alto - acertado POWER4 . Los cambios principales son ayuda para el multithreading simultáneo (SMT) y un en-muere el regulador de la memoria del . Cada CPU apoya 2 hilos de rosca; puesto que es una viruta multifilar, con 2 CPU físicas, las ayudas de cada viruta 4 hilos de rosca lógicos. El POWER5 se puede empaquetar en un DCM (módulo dual de la viruta), con una viruta dual de la base por el módulo, o un MCM con 4 virutas duales de la base por el módulo. Paquetes en QCM, 2 virutas duales de POWER5+ (presentado en 3Q 2005) de la base.

Varios procesadores POWER5 en sistemas de gama alta se pueden juntar juntos para actuar como solo procesador del vector por una tecnología llamada ViVA, rchitecture rtual del A del ector del V VI .

IBM utiliza a los procesadores POWER5 en su sistema p y a familias del servidor del sistema i así como reguladores en sus impresoras de gama alta de Infoprint y el servidor del almacenaje DS8000. El Bull también utiliza el POWER5 en sus servidores de Escala.

Ver también

.