El microprocesador severo del es una versión más rápida del diseño avanzado del BRAZO de las máquinas del RISC. Fue creado por el Digital Equipment Corporation, pero vendido más adelante al Intel que continuó fabricándolo, antes de substituirlo por el XScale .

Historia

El severo era un proyecto de colaboración entre la DEC y el BRAZO para crear una CPU más rápida basada en (pero no no total compatible con) la línea existente del BRAZO. El severo fue diseñado para tratar el superior-fin del mercado encajado de baja potencia, donde los usuarios necesitaron más funcionamiento que el BRAZO podría entregar mientras que pudiendo aceptar más ayuda externa. Las blancos eran dispositivos tales como ayudantes digitales personales de un más nuevo y cajas de la Fijar-tapa

El proyecto fue fijado en 1995, y entregó rápidamente su primer diseño, el SA-110 . Esto fue incorporada inmediatamente en más nuevas versiones Apple Newton, la PC, sistema que corregía video del Risc de la bellota de los grados óptimos de Eidos, así como un número de otros productos.

El semiconductor de Digitaces, división de la viruta de la DEC, fue vendido más adelante a Intel como parte de un establecimiento del pleito. Intel utilizó el severo para substituir su línea enferma de procesadores del RISC, i860 y i960 .

El SA-1110 severo fue utilizado en el Simputer .

" Intel SA-1110 severo ha sido fabricante continuado. Consecuentemente, el procesador severo SA-1110 de Intel promocional/información de la ayuda está no más disponible en el web."

El diseño ha sido substituido por el XScale de Intel .

Descripción

La familia severa es versiones más rápidas de los procesadores existentes del BRAZO con un sistema de instrucción algo diferente . Registrado en 206MHz pueden realizar hasta 235 MIPS (1. Han limitado compatibilidad de software con las familias anteriores del BRAZO debido a sus escondrijos separados para los datos y las instrucciones, que hace el código de Uno mismo-modificación fallar. Estas características fueron incluidas más adelante en las arquitecturas algún ARMv4 (notablemente, el BRAZO Texas Instruments ARM925). El severo tiene un " invalidar el line" del escondrijo; instrucción de dejar la CPU saber para recargar de memoria principal. Esta situación se presenta raramente en software típico sin embargo, y severo no es ciertamente el único procesador haber hecho tal sacrificio. El 68020 de Motorola, por ejemplo, causó los problemas similares de la compatibilidad para cualquier software diseñado para el anterior 68000 y los modelos 68010 .

El severo se diseña con costo lento (y por lo tanto bajo) memoria en mente. El severo tiene un escondrijo asociativo fijado 32 maneras que trabaje en direcciones virtuales. El alto associativity del sistema permite una tarifa de golpe más alta que diseños competentes, y el uso de direcciones virtuales permite que la memoria sea depositada simultáneamente y uncached. Un almacenador intermediario de la escritura permite escribe a de memoria principal para suceder sin el atasco de la CPU, aumentando la eficacia del diseño.

El SA-110 era el primer miembro de la familia. Los derivados incluyeron el SA-1100 (apuntado inicialmente para PDAs) y SA-1500 (apuntado inicialmente para las cajas superiores determinadas). El 3ultimo procesador fue diseñado y fabricado en bajos volúmenes por la DEC pero nunca puesto en la producción por Intel.